• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本案揭示使用熱力資料對3D堆疊記憶體之操作作動態操作之技術。一記憶體裝置之一實施例包括具有多個耦合記憶體元件之記憶體以及多個熱力感測器，該等熱力感測器包括位於該記憶體堆疊之一第一區的一第一熱力感測器以及包括位於該記憶體堆疊之一第二區的一第二熱力感測器。一記憶體控制器係至少部分根據由該等熱力感測器所產生之熱力資訊來提供操作以修改該等多個記憶體元件之熱力情況。
    公开号:TW201324523A
    申请号:TW101130639
    申请日:2012-08-23
    公开日:2013-06-16
    发明作者:Ruchir Saraswat；Matthias Gries
    申请人:Intel Corp；
    IPC主号:G06F12-00
    专利说明:
    使用熱力資料對三維堆疊記憶體動態操作之技術 發明領域
    本發明之實施例一般係有關電子裝置之領域，而更特別是有關使用熱力資料對3D堆疊記憶體之動態操作。 發明背景
    為提供計算操作更密集的記憶體，已開發包含具有多個緊密耦合記憶體元件之記憶體裝置(其可參照為3D堆疊記憶體、或堆疊記憶體)的概念。一3D堆疊記憶體可包括DRAM(動態隨機存取記憶體)記憶體元件之耦合層或封裝，其可參照為一記憶體堆疊。堆疊記憶體可用來於一單一裝置或封裝中提供大量的電腦記憶體，其中該裝置或封裝亦可包括某些系統構件，諸如一記憶體控制器與CPU(中央處理單元)。
    有關堆疊記憶體之其他議題中，3D堆疊記憶體因其本質會具有一複雜的熱力簽章，因此記憶體堆疊之增加尺寸會造成額外的熱力方面挑戰。一3D記憶體堆疊的內部一般比外部還熱，因只有外部可暴露冷卻，而一較大堆疊在該內部與外部之間一般會造成較高的溫度差異。
    結果是，欲達到堆疊記憶體之有效且實際的冷卻會相當困難。例如，若一3D堆疊記憶體之冷卻是針對為降低該記憶體中之熱點的一最差情況的情境來定維度，如習知記憶體的共同情況，則該冷卻一般會過度設計，造成該記憶體堆疊之設計與建構較無效率。
    依據本發明之一實施例，係特地提出一種記憶體裝置包含：一包括多個耦合記憶體元件之記憶體堆疊；與多個熱力感測器，該等多個熱力感測器包括位於該記憶體堆疊之一第一區中的一第一熱力感測器以及包括位於該記憶體堆疊之一第二區中的一第二熱力感測器；其中一記憶體控制器係至少部分根據由該等多個熱力感測器所產生之熱力資訊來提供操作以修改該等多個記憶體元件之熱力情況。 圖式簡單說明
    本發明之實施例係藉由範例、而非藉由限制來加以繪示，該等附圖之圖形中相同參考數字參照為類似元件。圖1繪示一3D堆疊記憶體之一實施例；圖2繪示使用熱力感測器輸入以提供堆疊操作之一記憶體裝置的一實施例；圖3是一繪示使用熱力資訊來調節記憶體操作之一程序的一實施例之流程圖；圖4繪示一使用資料反映來提出熱力議題之堆疊記憶體的一實施例；圖5是一繪示使用熱力資料來藉由將資料重映射以分配記憶體活動之記憶體控制器的元件之方塊圖；圖6是一繪示使用熱力梯度資訊來動態刷新與效能調節之一程序的一實施例之流程圖；以及圖7是一繪示熱力式效能調節與刷新控制之一實施例的方塊圖。 詳細說明
    本發明之實施例一般係針對使用熱力資料對3D堆疊記憶體動態操作。
    如本文所使用：“3D堆疊記憶體”(其中3D表示三維)或“堆疊記憶體”表示包括多個耦合記憶體層、記憶體封裝、或其他記憶體元件之一電腦記憶體。該記憶體可垂直堆疊或水平(諸如並肩)堆疊，或者另外包含耦合一起的記憶體元件。特別是，一堆疊記憶體DRAM裝置或系統可包括具有多個DRAM層之一記憶體裝置。一堆疊記憶體裝置亦可包括該裝置中之系統元件，諸如一CPU(中央處理單元)、一記憶體控制器、以及其他相關系統元件。
    某些實施例中，一設備、系統、或方法可使用熱力資料對堆疊記憶體提供動態操作以提出該堆疊記憶體中之熱力不平衡。某些實施例中，一記憶體裝置包括熱力感測器以收集熱力資料，以及熱力控制來反應加熱不平衡。某些實施例中，針對一堆疊記憶體之動態操作包括資料儲存與刷新週期之修改以提出該堆疊記憶體之各種不同部分的加熱情況。
    圖1繪示一3D堆疊記憶體之一實施例。該圖形中，一3D堆疊記憶體100操作時將產生一垂直溫度梯度105，而例如，較冷區120一般會靠近該熱槽115而熱區125離該熱槽較遠。此外，該堆疊記憶體將進一步產生水平溫度梯度110，而較冷區一般較靠近該記憶體堆疊100外側。然而，該堆疊記憶體之操作於主動區會產生熱，因此該堆疊記憶體裝置中會產生額外的加熱不平衡。結果是，該堆疊記憶體中之較熱與較冷位置的架構會很複雜，而且於操作期間會不斷改變。
    某些區會顯著比其他區還熱的一熱力梯度，會導致該堆疊記憶體中之所有構件受機械壓迫且加速磨損。為此因素，需要該記憶體堆疊100之充分冷卻。然而，為了嘗試改善一記憶體堆疊之熱力行為，不使該不一致的溫度梯度加速惡化是相當重要的。某些實施例中，一設備可提供動態操作130以提出熱力不平衡。某些實施例中，該操作可進一步用來作為回復頻寬以便轉移資料而非不必要地刷新該3D記憶體堆疊之所有部分。
    如本文所述，超過一熱力預算之記憶體的一部分高於一特定溫度、相較於記憶體之一部分或更多其他部分會較熱、或者另外比操作所需還熱，一般皆可參照為具有過熱現象。
    某些實施例中，一設備、程序、與系統可提供：
    (1)記憶體控制器與頻率定標操作來改善熱力不平衡並降低該堆疊記憶體裝置中之熱點。
    (2)一刷新機構，其可藉由對該記憶體之一部分來獨立局部配適成該刷新速率以利用溫度上的變動，因此可提供需要的刷新週期並釋放資料轉移之頻寬。
    某些實施例中，一設備、系統、或方法可以一種意欲防止溫度不平衡惡化之熱有效方式來操作以使用與一記憶體堆疊介接之一介面。因為一DIMM(双直列記憶體模組)、或其他類似記憶體裝置之溫度變化相當小，故一習知的平面RAM(與一3D堆疊記憶體相對照，其不具有層次或其他緊密耦合之記憶體元件)介面不需考量該熱力梯度。然而，該等堆疊於三維度使該記憶體增長時，此便不再正確，而因此對該記憶體控制器而言提出該堆疊溫度梯度是相當重要的。
    除了一電腦記憶體裝置之其他過熱效應外，記憶體元件加熱至較高溫度時會需要更頻繁的刷新操作來維持資料儲存。於一堆疊DRAM的情況中，用來提出該最熱記憶體元件(如習知平面DRAM中共同使用)之需求的一固定、最差情況式的刷新速率會導致過度刷新一3D記憶體堆疊中之較冷部分，因此導致該可用資料頻寬的浪費。再者，該記憶體堆疊之速度插針(其為該製造商針對一特定記憶體建立的操作頻率與電壓)需由該堆疊之任何位置中的最差情況之溫度來加以限制。某些實施例中，一設備、系統、或方法可提供動態操作以便在一3D堆疊記憶體中產生一更平衡的熱力設置，因而對該堆疊記憶體形成一更有效率之操作點。
    圖2繪示使用熱力感測器輸入以提供堆疊操作之一記憶體裝置的一實施例。某些實施例中，一3D堆疊裝置200，諸如具有多個DRAM層或記憶體封裝之記憶體裝置，包括位於該記憶體堆疊中之多個不同位置的多個熱力感測器210。某些實施例中，該等熱力感測器210可放置於可提供該整個裝置200之熱力狀況分析的位置，包括不同層上以及層次中不同部分的熱力感測器之位置，來提供有關該裝置200之熱力狀況的大量有用資料。如上所述，一系統更可包括一CPU 230與一記憶體控制器220。某些實施例中，該CPU 230與記憶體控制器220、或兩者可形成該堆疊記憶體裝置200之一部分。其他實施態樣中，該CPU與記憶體控制器可位於該堆疊記憶體裝置200外部。
    某些實施例中，一設備、方法、與系統可提供監控一3D堆疊記憶體裝置，諸如記憶體裝置200中之溫度梯度、根據該熱力監控來產生熱力資訊、以及使用該產生之熱力資訊來提供一熱力有效記憶體堆疊操作。某些實施例中，一設備、方法、與系統包括動態操作以提出該記憶體裝置過熱，其中資料位址映射以降低存取具有過熱現象之記憶體部分的操作，包括限制存取較冷區中之資料複本或將資料重映射至記憶體之較冷區、以及藉由對該3D記憶體堆疊之不同部分來獨立調整該刷新速率以回復資料轉移之頻寬來提出該記憶體堆疊中的熱力不平衡。
    某些實施例中，熱力感測器210放置於該3D堆疊中以監控該堆疊之操作溫度並提供熱力資訊。某些實施例中，該等熱力感測器之放置可由該記憶體堆疊本身已知的熱力行為、以及該等感測器可用的電力預算來決定。某些實施例中，至少部分根據提供該記憶體堆疊之各種不同位置的溫度讀數之收集的熱力資料，記憶體控制器邏輯可決定有關該記憶體堆疊之刷新與位址映射。
    某些實施例中，敘述可接受的熱力情況之一堆疊記憶體裝置的一熱電力預算，可藉由將該堆疊之位址映射與該堆疊之熱力梯度相關聯來作更有效使用。某些實施例中，該堆疊記憶體裝置之頻寬可藉由動態改變該3D堆疊記憶體之刷新速率來回復。某些實施例中，針對該操作情況該記憶體模組可做得更堅固，因為若有極端的操作情況該刷新速率可以其他方式來加速。
    因為可預期一進階的3D記憶體堆疊來提供Tb/s(每秒兆位元)範圍的頻寬，故該記憶體堆疊之熱力情況會相當依靠該操作頻率與該活動因數，其中該活動因數說明發給該記憶體堆疊中之一特定區的記憶體存取數量。某些實施例中，一記憶體堆疊裝置可使用該活動之熱力式降低以及一互補位址映射機構來提供該記憶體堆疊中之熱區一降低活動，因而形成改善的熱力情況。某些實施例中，一記憶體控制器可操作來將較高活動放置於，例如，接近該堆疊記憶體裝置表面的區域或具有較低熱阻抗之其他位置。
    圖3是一繪示使用熱力資訊來調節記憶體操作之一程序的一實施例之流程圖。該圖形中，一記憶體堆疊裝置之操作開始後300，該記憶體裝置監控放置於該記憶體堆疊之相關位置的熱力感測器之溫度305。某些實施例中，若該記憶體之一層或方塊的溫度超過一熱力預算，諸如該記憶體堆疊之層次的一熱力預算310，而若可使用該記憶體堆疊中另一較冷位置以允許存取該記憶體較熱部分前先冷卻315，則該記憶體堆疊裝置將採取動作來轉移資料以提出該熱力不平衡322。某些實施例中，若無法使用該記憶體堆疊之另一較冷位置，則諸如圖6所繪示，該記憶體裝置可降低該操作頻率320。
    某些實施例中，諸如圖5所繪示，使用該記憶體堆疊之另一較冷位置的技術可包括將該受影響資料之位址重映射至該替代較冷位置並從該位置讀取與寫入325，或者諸如圖4所繪示，藉由反映多個位置之資料以及僅將讀取存取提供至該較冷位置來降低該較熱位置之活動因數330。某些實施例中，重映射與降低該活動因數間之一選擇可至少部分根據該記憶體堆疊之讀取與寫入訊務的總量(其中反映不需資料轉移，若有大量資料存取其可簡化操作)，以及期待需花費的記憶體資源(其中該重映射技術比該反映技術需要較少的記憶體資源)。
    圖4繪示一使用資料反映來提出熱力議題之堆疊記憶體的一實施例。某些實施例中，一堆疊記憶體400包括多個矽記憶體晶粒410之一3D堆疊，其包括，例如，一第一晶粒層420與一第二晶粒層430。該等晶粒層參照為第一與第二晶粒層的情況下，其不需表示該等晶粒層之記憶體堆疊中的實際位置。例如，該等晶粒層可位於該記憶體堆疊之任何位置，該第一晶粒層可位於該第二晶粒層上方或下方，而該等第一與第二晶粒層可彼此相鄰或者該等第一與第二晶粒層之間可有任何數量的晶粒層。某些實施例中，該記憶體400包括一機構來使用資料反映技術以降低該堆疊之一熱區中的活動。某些實施例中，操作可由一記憶體控制器，諸如圖2所繪之記憶體控制器220來引導，其中該記憶體控制器可為該堆疊記憶體400之一部分。
    某些實施例中，記憶體資料440之多個相同影像可維持在該記憶體堆疊中之相同晶粒或不同晶粒上。該圖形中，該記憶體資料之一第一影像可維持在該第一晶粒420上之一第一晶粒區425中以及該第二晶粒430上之一第二晶粒區435中(其中該類區域亦可位於相同晶粒上)。該圖形提供兩個鏡射影像時，該等鏡射影像之數量可為兩個或更多的任何數量。該範例中，於一時間點，該第一晶粒區425為一“冷”晶粒區而該第二晶粒區為一“熱”晶粒區，其可參照為具有過熱現象。此表示該第一晶粒區425於一時間點具有一相當低的溫度而該第二晶粒區435具有一相當高的溫度。然而，溫度改變時，諸如由於該記憶體裝置中之活動產生的改變，該“冷”晶粒區與“熱”晶粒區之身分可隨時間切換。
    某些實施例中，寫入交易發給該等多個鏡射影像之每一個以便維持一致的鏡射複本。某些實施例中，由於寫入交易可從小於所有鏡射影像來服務，諸如，例如，僅從具有該最冷溫度之該鏡射晶粒區(該圖形中該第一“冷”晶粒區425)上的鏡射影像來服務，因此可降低其他鏡射影像上之熱壓力。此方法中，可設置一機構其中資料位置不需被追蹤，而位址重映射不會發生。然而，因為相同資料影像需維持在該記憶體之多個位置，故該記憶體裝置或系統400之可用記憶體空間的數量會減少。
    某些實施例中，可提供一不同技術來使用一堆疊記憶體中之熱力資訊，其中資料從較熱重映射至較冷的記憶體位置。某些實施例中，一裝置或系統可提供以一自然的結構細微性來追蹤該資料位置，諸如頁面、記憶體排組或整個晶粒，並提供從一熱區域主動移動資料至一冷區域。圖5是一繪示使用熱力資料來藉由將資料重映射以分配記憶體活動之記憶體控制器的元件之方塊圖。某些實施例中，一記憶體裝置或系統之一記憶體控制器包括接收記憶體存取510之一3D熱力存取控制512。某些實施例中，該記憶體控制器可包括從多個熱力感測器接收熱力資訊之邏輯，以及至少部分根據該熱力資訊來修改該等記憶體元件之熱力情況的邏輯。某些實施例中，該記憶體控制器500之邏輯包括一額外位址映射層520，該位址映射層520包括一位址重映射器元件522(來重映射位址)以及一映射狀態元件524(來維持該位址映射之狀態)，以便將進入位址交易從該堆疊中之一舊位置映射至一新位置。
    某些實施例中，該3D熱力存取控制512可從一熱力狀態追蹤表560存取資料，其中該表格560包括來自於該記憶體設備或系統500之晶粒上分配的多個熱力感測器之熱力資訊554。例如，一第一熱力感測器(TS1)552位於一第一“冷”晶粒區550而一第二熱力感測器(TS2)542位於一第二“熱”晶粒區540。某些實施例中，該熱力存取控制512使用該熱力資料以便根據該熱力狀態追蹤表來轉移資料，諸如從該熱晶粒區540轉移資料至該冷晶粒區550，其中該冷晶粒區550為資料轉移可用之一備用記憶體區。
    某些實施例中，該記憶體控制器500可於該操作背景中移動資料，其中該記憶體控制器可利用未使用的頻寬，或可根據該交易細微性來觸發以及動態出現。某些實施例中，一專屬管理引擎可用來追蹤該等資料移動之狀態，本文中該引擎參照為一資料移動引擎526。
    某些實施例中，圖5繪示之記憶體追蹤操作模式需要一特定的備用記憶體區數量，其需為一相當“冷”的記憶體區，作中間的資料儲存，但諸如圖4繪示，該附加負擔會小於一反映模式所需，其中相同資料儲存於至少兩個位置。
    某些實施例中，該3D熱力存取控制(其為該記憶體之一中央控制方塊的至少一部分)負責分配較冷記憶體區之存取以便冷卻較熱區。某些實施例中，該熱力存取控制可進一步操作來調節發給該堆疊中之熱區的存取量。某些實施例中，該記憶體控制器中之排程與佇列階段可因此隨熱力資訊增加以便針對個別的記憶體存取或記憶體存取的等級來靜態或動態地決定排程優先權。
    某些實施例中，一設備、系統、或方法可提供一動態刷新與頻率調節機構。由於3D堆疊記憶體中變化的熱力梯度，故提供該堆疊一固定的刷新速率是不夠的。例如，根據該最熱DRAM晶粒或記憶體區之一最差情況刷新速率會為了由於過度刷新而存取一較冷的DRAM晶粒而耗損大量頻寬。
    圖6是一繪示使用熱力梯度資訊來動態刷新與效能調節之一程序的一實施例之流程圖。某些實施例中，一記憶體堆疊中之位置溫度可被監控，其中該監控由設置在該記憶體堆疊中之各種不同位置的多個熱力感測器來提供605。某些實施例中，該記憶體堆疊之溫度可與提供刷新速率對照溫度值615的一表格作比較以評估任何的熱力預算違規610。
    某些實施例中，可決定有關任何記憶體方塊(或其他記憶體部分)之刷新速率是否需要調整620，如有需要此導致該記憶體方塊或其他記憶體部分之刷新速率獨立改變625，以及一效能狀態是否需下降(減少)來降低熱能或可回復上升(增加)(若該效能狀態於一先前週期中降低)630，如有需要此導致效能狀態獨立改變635。某些實施例中，一效能狀態為影響該記憶體效能之該記憶體堆疊的一狀態。效能狀態可包括，但不侷限於：
    (1)一記憶體裝置之所有或部分的讀取與寫入存取之一存取速率。例如，於一最高效能狀態時，該記憶體可提供每一時鐘週期(或其他最大的存取速率)一讀取或寫入存取。某些實施例中，一設備、系統、或方法可包括，諸如藉由跨越讀取或寫入存取間之一或更多時鐘週期，來將一堆疊記憶體裝置之所有或部分的存取速率改變至一較低速率，因此可降低該等存取之記憶體元件產生的熱能。
    (2)該記憶體裝置之所有或部分的一時鐘頻率。例如，一效能狀態之改變可包括將一記憶體裝置之所有或部分的時鐘頻率改變至一較低時鐘頻率，因而可降低該記憶體裝置中之操作速度與所生熱能。
    (3)該記憶體裝置之所有或部分的一電壓。例如，操作來於一來源電壓範圍中運作之一記憶體裝置的一效能狀態改變可包括降低該記憶體裝置之所有或部分的來源電壓，其中電壓降低一般會造成記憶體效能降低但亦降低產生的熱能。
    為了簡化舉例解說，有關刷新時間620與效能狀態630之決定與所生動作為依序顯示，但實施例中該類操作並不侷限於任何特定順序。該類決定與動作可以任何順序來完成、或可並列執行。
    圖7是一繪示熱力式頻率調節與刷新控制之一實施例的方塊圖。某些實施例中，具有包括多個DRAM晶粒層705之記憶體控制器720的一堆疊記憶體裝置700包括放置於多個晶粒中之熱力感測器。如圖7所描繪，一堆疊記憶體裝置700包括分散多個晶粒中的熱力感測器710，在此顯示為一第一DRAM晶粒712上之一第一熱力感測器752、一第二DRAM晶粒714上之一第二熱力感測器754、以及一第三DRAM晶粒716上之一第三熱力感測器756。然而，實施例中並不侷限於此結構，而可包括並非每一晶粒包括一熱力感測器，而某些晶粒可包括多個熱力感測器的實施態樣。
    某些實施例中，該等熱力感測器750可以連續或分開的方式來測量該記憶體裝置700之各種不同層的溫度。某些實施例中，該記憶體控制器720可針對一熱力式刷新表730中之一溫度範圍來提供將該等各種不同層的溫度比擬為一先前特徵化的刷新速率。某些實施例中，該記憶體控制器720可根據該熱力式刷新表730來決定一對應的刷新週期，並產生刷新命令732，而根據該等熱力感測器之輸出所示的熱力特性，該類命令為針對該記憶體裝置之不同部分的分散刷新命令734。
    上述說明中，為了解釋目的，其提出許多特定細節來提供對本發明之一全面了解。然而，很明顯地對業界熟於此技者而言本發明在不具有某些該等特定細節時仍可加以實作。其他實例中，著名的結構與裝置可以方塊圖的型式來顯示。繪示的構件中間亦可有中間結構。本文說明或繪示之構件可具有未繪示或說明的額外輸入或輸出。
    各種不同實施例可包括各種不同的程序。該等程序可由硬體構件來執行或可以電腦程式或機器可執行指令來具體化，該等指令可用來使一通用或專用處理器或邏輯電路以該等指令規畫來執行該等程序。或者，該等程序可由硬體與軟體之一組合來執行。
    各種不同實施例的一部分可作為一電腦程式產品來提供，其可包括具有儲存其中之電腦程式指令的一電腦可讀媒體，該等指令可用來規畫一電腦(或其他電子裝置)以便由一或更多處理器來根據某些實施例執行一程序。該電腦可讀媒體可包括，但不侷限於，軟碟、光碟、唯讀光碟記憶體(CD-ROM)、與磁性光碟、唯讀記憶體(CD-ROM)、隨機存取記憶體(RAM)、可抹除可程式化唯讀記憶體(EPROM)、電子可抹除可程式化唯讀記憶體(EEPROM)、磁性或光學卡、快取記憶體、或者適合儲存電子指令之其他類型的電腦可讀媒體。此外，某些實施例亦可下載作為一電腦程式產品，其中該程式可從一遠端電腦轉移至一要求電腦。
    許多方法以其最基本型式來說明，但在不違背本發明之基本範疇的情況下，有些程序可加入該等任一方法或從其移除，而有些資訊可加入該等說明的任一訊息或從其去除。很明顯地對業界熟於此技者而言其可作許多進一步修改與調適。該等特定實施例並非提供來限制本發明而是繪示。本發明之該等實施例的範疇並非由上述提供之特定範例來決定，而僅由下文之申請專利範圍來決定。
    若提及一元件“A”耦合至元件“B”或與其耦合，元件A可直接耦合至元件B或間接透過，例如，元件C耦合。該說明書或申請專利範圍陳述一構件、特徵、結構、程序、或特性A“造成”一構件、特徵、結構、程序、或特性B，其表示“A”為“B”的至少一部分原因，但亦可有協助造成“B”的至少另一構件、特徵、結構、程序、或特性。若該說明書指出“可以”、“可能”、“可”包括一構件、特徵、結構、程序、或特性，則不需包括特別的構件、特徵、結構、程序、或特性。若該說明書或申請專利範圍參照“一”或“一個”元件，則此不表示僅有一個上述元件。
    一實施例為本發明之一實施態樣或範例。該說明書中參照為“一實施例”、“某一實施例”、“某些實施例”、或“其他實施例”表示連接該等實施例說明之一特別特徵、結構、或特性包括於至少某些實施例中，但不需包括於所有實施例中。出現各種不同的“一實施例”、“某一實施例”、或“某些實施例”不需皆參照為相同實施例。應體認本發明之上述示範實施例、各種不同特徵的說明有時可一起分組在一單一實施例、圖形、或其說明中以簡化該揭示內容並協助對該等各種不同發明觀點的其中之一或更多觀點的了解。然而，該揭示內容之方法不應詮釋為反映出一種意圖係該要求之發明比每一申請專利範圍中明確列舉的需要更多特徵。而是，如下列申請專利範圍所反映，發明觀點係在於小於上述一單一揭示實施例之所有特徵。因此，該等申請專利範圍因而可明確併入該說明中，而每一申請專利範圍代表其本身成為本發明之一分開的實施例。
    100‧‧‧3D堆疊記憶體
    105‧‧‧垂直溫度梯度
    110‧‧‧水平溫度梯度
    115‧‧‧熱槽
    120‧‧‧較冷區
    125‧‧‧熱區
    130‧‧‧動態操作
    200‧‧‧3D堆疊裝置
    210、710、750‧‧‧熱力感測器
    220、500、720‧‧‧記憶體控制器
    300、305、310、315、320、322、325、330、605、610、615、620、625、630、635‧‧‧方塊
    400、700‧‧‧堆疊記憶體
    410‧‧‧矽記憶體晶粒
    420‧‧‧第一晶粒層
    425‧‧‧第一晶粒區
    430‧‧‧第二晶粒層
    435‧‧‧第二晶粒區
    440‧‧‧記憶體資料
    510‧‧‧記憶體存取
    512‧‧‧3D熱力存取控制
    520‧‧‧位址映射層
    522‧‧‧位址重映射器元件
    524‧‧‧映射狀態元件
    526‧‧‧資料移動引擎
    540‧‧‧第二熱力晶粒區
    542、754‧‧‧第二熱力感測器
    550‧‧‧第一冷晶粒區
    552‧‧‧第一熱力感測器
    554‧‧‧熱力資訊
    560‧‧‧熱力狀態追蹤表
    705‧‧‧DRAM晶粒層
    714‧‧‧第二DRAM晶粒
    716‧‧‧第三DRAM晶粒
    730‧‧‧熱力式刷新表
    732、734‧‧‧刷新命令
    756‧‧‧第三熱力感測器
    圖1繪示一3D堆疊記憶體之一實施例；圖2繪示使用熱力感測器輸入以提供堆疊操作之一記憶體裝置的一實施例；圖3是一繪示使用熱力資訊來調節記憶體操作之一程序的一實施例之流程圖；圖4繪示一使用資料反映來提出熱力議題之堆疊記憶體的一實施例；圖5是一繪示使用熱力資料來藉由將資料重映射以分配記憶體活動之記憶體控制器的元件之方塊圖；圖6是一繪示使用熱力梯度資訊來動態刷新與效能調節之一程序的一實施例之流程圖；以及圖7是一繪示熱力式效能調節與刷新控制之一實施例的方塊圖。
    500‧‧‧記憶體控制器
    510‧‧‧記憶體存取
    512‧‧‧3D熱力存取控制
    520‧‧‧位址映射層
    522‧‧‧位址重映射器元件
    524‧‧‧映射狀態元件
    526‧‧‧資料移動引擎
    540‧‧‧第二熱力晶粒區
    542‧‧‧第二熱力感測器
    552‧‧‧第一熱力感測器
    554‧‧‧熱力資訊
    550‧‧‧第一冷晶粒區
    560‧‧‧熱力狀態追蹤表
    权利要求:
    Claims (35)
    [1] 一種記憶體裝置包含：一包括多個耦合記憶體元件之記憶體堆疊；以及多個熱力感測器，該等多個熱力感測器包括位於該記憶體堆疊之一第一區中的一第一熱力感測器，以及位於該記憶體堆疊之一第二區中的一第二熱力感測器；其中一記憶體控制器係至少部分根據由該等多個熱力感測器所產生之熱力資訊來提供操作以修改該等多個記憶體元件之熱力情況。
    [2] 如申請專利範圍第1項之記憶體裝置，其中該記憶體控制器是該記憶體裝置之一部分。
    [3] 如申請專利範圍第1項之記憶體裝置，其中該等記憶體元件包括多個記憶體封裝體或多個記憶體晶粒層的其中之一。
    [4] 如申請專利範圍第1項之記憶體裝置，更包含一熱力狀態追蹤表來儲存該熱力資訊。
    [5] 如申請專利範圍第1項之記憶體裝置，其中熱力情況之修改包括該記憶體控制器根據該熱力資訊來分配記憶體存取。
    [6] 如申請專利範圍第5項之記憶體裝置，其中該記憶體控制器用來儲存該第一記憶體區與該第二記憶體區中之資料的鏡射複本(mirrored copies)，且在決定該第一記憶體區具有過熱現象時，該記憶體控制器可用來降低對該第一記憶體區之讀取存取。
    [7] 如申請專利範圍第5項之記憶體裝置，其中該記憶體控制器用來維持該第二區作為一備用記憶體區，且在決定該第一記憶體區具有過熱現象時，該記憶體控制器可用來將該第一記憶體區中所儲存之資料重映射至該第二記憶體區。
    [8] 如申請專利範圍第5項之記憶體裝置，其中若無法根據該熱力資訊以分配記憶體存取來將存取移至該記憶體堆疊之一較冷區，則該記憶體控制器可用來降低該記憶體裝置之一操作頻率。
    [9] 如申請專利範圍第1項之記憶體裝置，其中該記憶體控制器可用來將該記憶體之溫度對照至針對給定溫度來說明所需記憶體刷新速度的資料。
    [10] 如申請專利範圍第9項之記憶體裝置，其中若該記憶體之溫度對照至資料指出該第一記憶體區之一記憶體刷新頻率需要調整，則該記憶體控制器可用來改變該第一記憶體區之該記憶體刷新頻率，該第一記憶體區之該記憶體刷新頻率可獨立於該第二記憶體區之一記憶體刷新頻率而被調整。
    [11] 如申請專利範圍第9項之記憶體裝置，其中該記憶體控制器可用來根據該記憶體之溫度對照至針對給定溫度來說明刷新速度的資料而降低或增加該記憶體裝置之一效能狀態。
    [12] 如申請專利範圍第11項之記憶體裝置，其中該效能狀態為該記憶體裝置之一存取速率、一時鐘頻率、或一電壓的其中之一。
    [13] 如申請專利範圍第1項之記憶體裝置，其中該第一記憶體區位於一第一記憶體元件中，而其中該第二記憶體區位於該第一記憶體元件或一第二記憶體元件中。
    [14] 一種方法，包含下列步驟：從多個熱力感測器接收熱力資訊，該等多個熱力感測器包括位於一堆疊記憶體之一第一區中的一第一熱力感測器以及位於該堆疊記憶體之一第二區的一第二熱力感測器，該堆疊記憶體包括多個記憶體元件；決定該堆疊記憶體之熱力情況；以及至少部分根據該熱力資訊來提供一操作以修改該等記憶體元件之熱力情況。
    [15] 如申請專利範圍第14項之方法，其中修改熱力情況包括根據該熱力資訊來分配記憶體存取。
    [16] 如申請專利範圍第15項之方法，更包含儲存該堆疊記憶體之該第一區與該堆疊記憶體之該第二區中的資料之鏡射複本、在決定該第一區具有過熱現象時，來降低對該堆疊記憶體之第一區的鏡射資料之讀取存取。
    [17] 如申請專利範圍第15項之方法，更包含維持該第二區作為一備用記憶體區，且在決定該第一記憶體區具有過熱現象時，將該堆疊記憶體之第一區中所儲存的資料重映射至該堆疊記憶體之第二區。
    [18] 如申請專利範圍第15項之方法，其中在決定無法根據該熱力資訊以分配記憶體存取來將存取移至該記憶體之一較冷區時，更包含降低該堆疊記憶體之一操作頻率。
    [19] 如申請專利範圍第15項之方法，更包含將該堆疊記憶體之溫度對照至針對給定溫度來說明所需記憶體刷新速度的資料。
    [20] 如申請專利範圍第19項之方法，其中若該記憶體之溫度對照至資料指出該堆疊記憶體之該第一區或該第二區的一記憶體刷新速率需要調整，則改變該堆疊記憶體之該第一區或該第二區的刷新速率，其中該第一區之刷新速率與該第二區之刷新速率可獨立調整。
    [21] 如申請專利範圍第19項之方法，更包含根據該堆疊記憶體之溫度對照至針對給定溫度來說明所需記憶體刷新速度的資料而降低或增加該堆疊記憶體裝置之一效能狀態。
    [22] 如申請專利範圍第21項之方法，其中該效能狀態為該堆疊記憶體之一存取速率、一時鐘頻率、或一電壓的其中之一。
    [23] 一種記憶體控制器，包含有：從多個熱力感測器接收熱力資訊之邏輯，該等多個熱力感測器包括位於一堆疊記憶體之一第一區中的一第一熱力感測器以及位於該堆疊記憶體之一第二區的一第二熱力感測器，該堆疊記憶體包括多個記憶體元件；以及至少部分根據該熱力資訊來修改該等記憶體元件之熱力情況的邏輯。
    [24] 如申請專利範圍第23項之記憶體控制器，其中修改該等熱力情況之邏輯係根據在決定該第一區比該第二區還熱時的熱力資訊來分配記憶體存取。
    [25] 如申請專利範圍第24項之記憶體控制器，其中修改該等熱力情況之邏輯用來儲存該堆疊記憶體之第一區與該堆疊記憶體之第二區中的資料之鏡射複本，其中記憶體存取之分配包括該邏輯降低對該堆疊記憶體之第一區的讀取存取。
    [26] 如申請專利範圍第24項之記憶體控制器，該記憶體控制器用來維持該第二區作為一備用記憶體區，並將該堆疊記憶體之第一區中所儲存的資料重映射至該堆疊記憶體之第二區。
    [27] 如申請專利範圍第24項之記憶體控制器，其中在決定無法根據該熱力資訊以分配記憶體存取來將存取移至記憶體之一較冷區時，該記憶體控制器用來降低該堆疊記憶體之一操作頻率。
    [28] 一種系統，包含有：一包括多個DRAM(動態隨機存取記憶體)記憶體晶粒層之記憶體堆疊；用於該記憶體堆疊之一記憶體控制器，其包括針對該堆疊記憶體之一熱力存取控制；一與該熱力存取控制耦合之熱力狀態追蹤元件；以及多個熱力感測器，該等多個熱力感測器可將溫度資料提供至該熱力狀態追蹤元件；其中該記憶體控制器可利用來自該熱力狀態追蹤元件之溫度資料以反應在該堆疊記憶體中之熱力不平衡。
    [29] 如申請專利範圍第28項之系統，更包含一中央處理單元。
    [30] 如申請專利範圍第28項之系統，其中該記憶體控制器用來提供資料位址映射以降低該記憶體堆疊具有過熱部分的存取。
    [31] 如申請專利範圍第30項之系統，其中該位址映射包括該記憶體堆疊之較冷區中的資料複本存取之限制。
    [32] 如申請專利範圍第30項之系統，其中該位址映射包括將資料重映射至該記憶體堆疊之較冷區。
    [33] 如申請專利範圍第28項之系統，其中該記憶體控制器用來針對該記憶體堆疊之不同部分獨立調整一刷新速率以反應在該記憶體堆疊中之熱力不平衡。
    [34] 如申請專利範圍第28項之系統，更包含一位址映射層來重映射資料以反應該熱力不平衡，該位址映射層包括一位址重映射器元件來將位址與一映射狀態元件重映射以維持一位址映射狀態。
    [35] 如申請專利範圍第28項之系統，更包含一資料移動引擎來追蹤資料移動之狀態以反應在該記憶體堆疊中之熱力不平衡。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI523029B|2016-02-21|使用熱力資料對三維堆疊記憶體動態操作之技術
    US10713156B2|2020-07-14|Systems and methods for memory system management
    US9471131B2|2016-10-18|Apparatus and machine for reducing power consumption of memory including a plurality of segment areas, method therefore and non-transitory computer readable medium
    CN102893266B|2015-06-03|存储器控制器飞速映射
    US8171239B2|2012-05-01|Storage management method and system using the same
    US10503655B2|2019-12-10|Data block sizing for channels in a multi-channel high-bandwidth memory
    US10282292B2|2019-05-07|Cluster-based migration in a multi-level memory hierarchy
    US20220013505A1|2022-01-13|Methods and apparatus for managing thermal behavior in multichip packages
    Hsieh et al.2013|Thermal-aware memory mapping in 3D designs
    CN108292262B|2020-12-25|计算机存储器管理方法和系统
    Gong et al.2016|Exploration of temperature-aware refresh schemes for 3D stacked eDRAM caches
    Manohar et al.2019|Refresh optimised embedded-dram caches based on zero data detection
    同族专利:
    公开号 | 公开日
    JP2014531698A|2014-11-27|
    WO2013048518A1|2013-04-04|
    CN103890850B|2016-11-09|
    CN103890850A|2014-06-25|
    US20130275665A1|2013-10-17|
    US9195577B2|2015-11-24|
    JP5960269B2|2016-08-02|
    EP2761620B1|2020-04-29|
    EP2761620A4|2015-06-03|
    EP2761620A1|2014-08-06|
    TWI523029B|2016-02-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US7064994B1|2004-01-30|2006-06-20|Sun Microsystems, Inc.|Dynamic memory throttling for power and thermal limitations|
    NO20042771D0|2004-06-30|2004-06-30|Thin Film Electronics Asa|Optimering av driftstemperatur i et ferroelektrisk eller elektret minne|
    US7233538B1|2004-08-02|2007-06-19|Sun Microsystems, Inc.|Variable memory refresh rate for DRAM|
    US7523285B2|2004-08-20|2009-04-21|Intel Corporation|Thermal memory control|
    US7305518B2|2004-10-20|2007-12-04|Hewlett-Packard Development Company, L.P.|Method and system for dynamically adjusting DRAM refresh rate|
    US7099794B2|2004-11-23|2006-08-29|Intel Corporation|Method, apparatus, and system for memory read transaction biasing in mirrored mode to provide thermal management|
    US7200021B2|2004-12-10|2007-04-03|Infineon Technologies Ag|Stacked DRAM memory chip for a dual inline memory module |
    US7454586B2|2005-03-30|2008-11-18|Intel Corporation|Memory device commands|
    US8060774B2|2005-06-24|2011-11-15|Google Inc.|Memory systems and memory modules|
    US7549034B2|2005-11-10|2009-06-16|International Business Machines Corporation|Redistribution of memory to reduce computer system power consumption|
    US7765825B2|2005-12-16|2010-08-03|Intel Corporation|Apparatus and method for thermal management of a memory device|
    US7590473B2|2006-02-16|2009-09-15|Intel Corporation|Thermal management using an on-die thermal sensor|
    US20070290333A1|2006-06-16|2007-12-20|Intel Corporation|Chip stack with a higher power chip on the outside of the stack|
    US7830690B2|2006-10-30|2010-11-09|Intel Corporation|Memory module thermal management|
    US7596714B2|2006-11-20|2009-09-29|Intel Corporation|Methods and apparatus to manage throttling in computing environments|
    KR100834403B1|2007-01-03|2008-06-04|주식회사 하이닉스반도체|안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법|
    US8145869B2|2007-01-12|2012-03-27|Broadbus Technologies, Inc.|Data access and multi-chip controller|
    US7930470B2|2008-01-24|2011-04-19|International Business Machines Corporation|System to enable a memory hub device to manage thermal conditions at a memory device level transparent to a memory controller|
    US7940591B2|2008-09-03|2011-05-10|Mitchell Jr Paul Michael|Methods and apparatuses for controlling fully-buffered dual inline memory modules|
    US7929368B2|2008-12-30|2011-04-19|Micron Technology, Inc.|Variable memory refresh devices and methods|
    US7984250B2|2008-12-31|2011-07-19|Intel Corporation|Dynamic updating of thresholds in accordance with operating conditons|
    JP2010176783A|2009-02-02|2010-08-12|Elpida Memory Inc|半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム|
    JP4660621B1|2009-10-29|2011-03-30|株式会社東芝|情報処理装置およびメモリ制御方法|
    JP2011170943A|2010-02-22|2011-09-01|Sony Corp|記憶制御装置、記憶装置、記憶装置システム|
    US9658678B2|2011-03-31|2017-05-23|Intel Corporation|Induced thermal gradients|
    CN104115227B|2011-12-23|2017-02-15|英特尔公司|使用系统热传感器数据的存储器操作|JP5792019B2|2011-10-03|2015-10-07|株式会社日立製作所|半導体装置|
    US9442816B2|2011-11-30|2016-09-13|International Business Machines Corporation|Implementing memory performance management and enhanced memory reliability accounting for thermal conditions|
    JP2014081688A|2012-10-12|2014-05-08|Canon Inc|情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体|
    US9342443B2|2013-03-15|2016-05-17|Micron Technology, Inc.|Systems and methods for memory system management based on thermal information of a memory system|
    JP6060770B2|2013-03-28|2017-01-18|富士通株式会社|情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム|
    US9513692B2|2013-09-18|2016-12-06|Intel Corporation|Heterogenous memory access|
    US9959936B1|2014-03-12|2018-05-01|Marvell International Ltd.|Temperature-based memory access|
    WO2015155906A1|2014-04-07|2015-10-15|株式会社フィックスターズ|メモリの温度上昇を抑制するための装置およびプログラム|
    US9760136B2|2014-08-15|2017-09-12|Intel Corporation|Controlling temperature of a system memory|
    US9947386B2|2014-09-21|2018-04-17|Advanced Micro Devices, Inc.|Thermal aware data placement and compute dispatch in a memory system|
    US9361195B2|2014-11-12|2016-06-07|International Business Machines Corporation|Mirroring in three-dimensional stacked memory|
    KR102276374B1|2015-01-09|2021-07-14|삼성전자주식회사|PoP 구조의 반도체 패키지 및 그에 따른 리프레쉬 제어방법|
    WO2016178274A1|2015-05-01|2016-11-10|富士通株式会社|情報処理装置及びプロセッサ|
    US10152413B2|2015-06-08|2018-12-11|Samsung Electronics Co. Ltd.|Nonvolatile memory module and operation method thereof|
    KR20170005232A|2015-07-01|2017-01-12|삼성전자주식회사|스토리지 장치|
    US9760402B2|2015-07-23|2017-09-12|Dell Products L.P.|Systems and methods for input/output traffic shaping for optimal performance under thermal constraints|
    US9575671B1|2015-08-11|2017-02-21|International Business Machines Corporation|Read distribution in a three-dimensional stacked memory based on thermal profiles|
    KR20170049142A|2015-10-28|2017-05-10|에스케이하이닉스 주식회사|반도체 장치 및 그의 구동 방법|
    WO2017111887A1|2015-12-21|2017-06-29|Hewlett Packard Enterprise Development Lp|Memory throttling|
    US10133645B2|2016-02-08|2018-11-20|Sandisk Technologies Llc|Data recovery in three dimensional non-volatile memory array after word line short|
    US9734887B1|2016-03-21|2017-08-15|International Business Machines Corporation|Per-die based memory refresh control based on a master controller|
    KR20180064617A|2016-12-05|2018-06-15|삼성전자주식회사|메모리의 온도에 따라 상이하게 동작하는 스토리지 장치|
    US11016545B2|2017-03-29|2021-05-25|Western Digital Technologies, Inc.|Thermal throttling for memory devices|
    CN107239409B|2017-05-08|2020-12-29|深圳大学|一种基于温度的重要数据分配方法及其系统|
    US10115437B1|2017-06-26|2018-10-30|Western Digital Technologies, Inc.|Storage system and method for die-based data retention recycling|
    US10331377B2|2017-11-01|2019-06-25|Micron Technology, Inc.|NAND flash thermal alerting|
    US10528288B2|2017-12-20|2020-01-07|International Business Machines Corporation|Three-dimensional stacked memory access optimization|
    KR20190118283A|2018-04-10|2019-10-18|에스케이하이닉스 주식회사|온도 관리를 위해 주소를 제어하는 반도체 메모리 장치|
    US10725670B2|2018-08-01|2020-07-28|Advanced Micro Devices, Inc.|Method and apparatus for temperature-gradient aware data-placement for 3D stacked DRAMs|
    KR20200068943A|2018-12-06|2020-06-16|에스케이하이닉스 주식회사|슈도 극저온 온도 센싱부 및 전압 공급부를 갖는 슈도 극저온용 반도체 소자 및 반도체 스택|
    US10846010B2|2018-12-13|2020-11-24|Intel Corporation|Data portion allocation for temperature management of memory devices|
    US11036406B2|2019-05-21|2021-06-15|International Business Machines Corporation|Thermally aware memory management|
    法律状态:
    2021-11-21| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    PCT/US2011/054467|WO2013048518A1|2011-09-30|2011-09-30|Dynamic operations for 3d stacked memory using thermal data|
    [返回顶部]